Doprava zdarma při nákupu nad 1 499 Kč přes Zásilkovnu nebo PPL Box.

Zjistit stav objednávky

Staňte se součástí komunity milovníků knih z celého světa a získejte hromadu výhod. Založit účet zdarma

Doprava zdarma se Zásilkovnou nad 1 499 Kč

Kurýr DPD 69 Kč PPL shop 49 Kč Balíkovna 69 Kč PPL kurýr 74 Kč PPL box 39 Kč Balíkovna 49 Kč Výdejní místo DPD 49 Kč Zásilkovna 39 Kč

Kontakt

Jak nakupovat

Pomoc

Můj účet

▸ Prázdný :-(

Doprava zdarma při nákupu nad 1 499 Kč přes Zásilkovnu nebo PPL Box.

Bit-Serial Implementation of the AES Encryption Algorithm

Name: Bit-Serial Implementation of the AES Encryption Algorithm
Brand: VDM Verlag
SKU: 06839462
Price: 1209 CZK
Availability: InStock
Author: Raphael Weber
ISBN: 9783639327137

Raphael Weber

Jazyk

Angličtina

Kniha Brožovaná

Libristo kód: 06839462

Nakladatelství VDM Verlag, leden 2011

In this work we describe how to implement the Advanced Encryption Standard (AES) for a bit-serial fu... Celý popis

Libristo kód: 06839462

121 b

1 209 Kč

U nakladatele na objednávku Odesíláme za 17-27 dnů

30 dní na vrácení zboží

Zákazníci také koupili

Le Marechal Mortier, Duc de Trevise. Tome 1 FRIGNET-DESPREAUX-E

Brožovaná

743 Kč

Echoventrikulographie Helmut Krüger

Brožovaná

1 214 Kč

Cr dit Bancaire Aux Pme Larissa Bella

Brožovaná

794 Kč

Coordinacion en Futbolistas de 12 a 14 anos Carlos Alberto Marquina Garrido

Brožovaná

794 Kč

TOTALLY SPIES - POCHE T1 Grisseaux/delahayre/harchy Kniha

Kniha

178 Kč

Esperando Al Diluvio

Brožovaná

474 Kč

Stratégies de gestion aujourd'hui Jeniree Saavedra

Brožovaná

813 Kč

Comment apprendre le marketing numérique à partir de zéro et seul Max Editorial

Adobe ePub DRM

80 Kč

Interferenzschichten-Mikroskopie Werner Pepperhoff

Brožovaná

1 294 Kč

In this work we describe how to implement the Advanced Encryption Standard (AES) for a bit-serial fully pipelined architecture. This is possible through a requirements analysis and extension of the architecture. For the AES design, we rely on a high level synthesis tool to automatically generate the AES algorithm's elements. In addition to the implementation of the AES cipher, we describe a low- level space optimization approach to reduce the hardware utilization of our AES design. This involves a register transfer level analysis of the architecture's operators. The resulting correctly operating AES implementation was shrunk by about 25% through our optimization.