Nehodí se? Vůbec nevadí! U nás můžete do 30 dní vrátit
S dárkovým poukazem nešlápnete vedle. Obdarovaný si za dárkový poukaz může vybrat cokoliv z naší nabídky.
30 dní na vrácení zboží
Przejrzysty wyklad z zakresu projektowania ukladow cyfrowego przetwarzania sygnalow obejmujacy najnowsze zagadnienia syntezy logicznej, synteze strukturalna, jezyki specyfikacji sprzetu (VHDL, Verilog) oraz metody projektowania hierarchicznego ze szczegolnym uwzglednieniem ukladow programowalnych PLD/FPGA. Wartosc merytoryczna ksiazki podnosi opis zaawansowanych procedur syntezy logicznej (dostepnych nieodplatnie na stronie www.zpt.tele.pw.edu.pl) wspomagajacych komercyjne systemy projektowania i umozliwiajacych skuteczna redukcje zasobow sprzetowych niezbednych do realizacji ukladow cyfrowych w strukturach PLD/FPGA.