phone 571 999 090
LIBRISTO 0
Doprava zdarma se Zásilkovnou nad 1 499 Kč
PPL Parcel Shop 54 Kč Balík do ruky 74 Kč Balíkovna 49 Kč PPL 99 Kč Zásilkovna 54 Kč
phone Kontakt phoneJak nakupovat

RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design

Jazyk AngličtinaAngličtina
Kniha Brožovaná
Kniha RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design Stuart Sutherland
Libristo kód: 18580422
Nakladatelství Createspace Independent Publishing Platform, června 2017
This book is both a tutorial and a reference for engineers who use the SystemVerilog Hardware Descri... Celý popis
? points 322 b
3 217 Kč
Skladem u dodavatele Odesíláme za 14-18 dnů

30 dní na vrácení zboží

Mohlo by vás také zajímat

TOP
Berserk Deluxe Volume 12 Kentaro Miura / Pevná
common.buy 1 105 Kč
TOP
86 - EIGHTY SIX, Vol. 3 (light novel) Asato Asato / Brožovaná
common.buy 306 Kč
TOP
Your Fault Mercedes Ron / Brožovaná
common.buy 254 Kč
TOP
Before We Were Strangers Renee Carlino / Brožovaná
common.buy 249 Kč
TOP
Banana Fish, Volume 3 Akimi Yoshida / Brožovaná
common.buy 249 Kč
TOP
Harrow County Omnibus Volume 1 Tyler Crook / Brožovaná
common.buy 653 Kč
TOP
Antiquarian Sticker Book Odd Dot / Pevná
common.buy 509 Kč
TOP
The Modern Witch Tarot Deck Vita Ayala / Brožovaná
common.buy 611 Kč
TOP
Howl's Moving Castle Diana Wynne Jones / Brožovaná
common.buy 205 Kč
Lonely Planet Caribbean Islands Lonely Planet / Brožovaná
common.buy 690 Kč
Critical Role: Vox Machina--Kith & Kin / Pevná
common.buy 655 Kč
Night Watchman / Brožovaná
common.buy 276 Kč
Creative Haven Whimsical Houses Coloring Book Angela Porter / Brožovaná
common.buy 163 Kč
Champion of the Titan Games: Volume 4 / Pevná
common.buy 407 Kč
High-Impact Tools for Teams Stefano Mastrogiacomo / Brožovaná
common.buy 696 Kč
NASA Space Shuttle Piers Bizony / Pevná
common.buy 1 323 Kč

This book is both a tutorial and a reference for engineers who use the SystemVerilog Hardware Description Language (HDL) to design ASICs and FPGAs. The book shows how to write SystemVerilog models at the Register Transfer Level (RTL) that simulate and synt

Informace o knize

Plný název RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design
Autor Stuart Sutherland
Jazyk Angličtina
Vazba Kniha - Brožovaná
Datum vydání 2017
Počet stran 488
EAN 9781546776345
ISBN 1546776346
Libristo kód 18580422
Nakladatelství Createspace Independent Publishing Platform
Váha 643
Rozměry 152 x 229 x 25

Kategorie

Technologie, strojírenství, zemědělství > Elektronické a komunikační inženýrství > Elektrotechnické inženýrství
Darujte tuto knihu ještě dnes
Je to snadné
1 Přidejte knihu do košíku a zvolte doručit jako dárek 2 Obratem vám zašleme poukaz 3 Kniha dorazí na adresu obdarovaného

Přihlášení

Přihlaste se ke svému účtu. Ještě nemáte Libristo účet? Vytvořte si ho nyní!

 
povinné
povinné
Zapomenuté heslo

Nemáte účet? Získejte výhody Libristo účtu!

Díky Libristo účtu budete mít vše pod kontrolou.

Vytvořit Libristo účet