Doprava zdarma při nákupu nad 1 499 Kč přes Zásilkovnu nebo PPL Box.

Zjistit stav objednávky

Staňte se součástí komunity milovníků knih z celého světa a získejte hromadu výhod. Založit účet zdarma

Doprava zdarma se Zásilkovnou nad 1 499 Kč

Kurýr DPD 69 Kč PPL shop 49 Kč Balíkovna 69 Kč PPL kurýr 74 Kč PPL box 39 Kč Balíkovna 49 Kč Výdejní místo DPD 49 Kč Zásilkovna 39 Kč

Kontakt

Jak nakupovat

Pomoc

Můj účet

▸ Prázdný :-(

Doprava zdarma při nákupu nad 1 499 Kč přes Zásilkovnu nebo PPL Box.

Memory Controllers for Mixed-Time-Criticality Systems

Name: Memory Controllers for Mixed-Time-Criticality Systems
Brand: Springer International Publishing AG
SKU: 19415709
Price: 2357 CZK
Availability: InStock
Author: SVEN GOOSSENS
ISBN: 9783319811963

Architectures, Methodologies and Trade-offs

SVEN GOOSSENS

Jazyk

Angličtina

Kniha Brožovaná

Libristo kód: 19415709

Nakladatelství Springer International Publishing AG, duben 2018

This book discusses the design and performance analysis of SDRAM controllers that cater to both real... Celý popis

Libristo kód: 19415709

236 b

2 357 Kč

Skladem u dodavatele Odesíláme za 5-8 dnů

Až 30 dní na vrácení zboží

Zákazníci také koupili

Wir werden Sie einkerkern, weil es Sie gibt! Sven Pauling

Brožovaná

647 Kč

Die Berechnung Von Stra enbahn- Und Anderen Schwellenschienen Max Buchwald

Brožovaná

1 214 Kč

Die Haftung Fuer Aerztliche Behandlungsfehler Bei Vorsorge, Diagnose Oder Therapie in Deutschland, England Und Frankreich Karolin Krocker

Pevná

1 685 Kč

This book discusses the design and performance analysis of SDRAM controllers that cater to both real-time and best-effort applications, i.e. mixed-time-criticality memory controllers. The authors describe the state of the art, and then focus on an architecture template for reconfigurable memory controllers that addresses effectively the quickly evolving set of SDRAM standards, in terms of worst-case timing and power analysis, as well as implementation. A prototype implementation of the controller in SystemC and synthesizable VHDL for an FPGA development board are used as a proof of concept of the architecture template.