FPGA'de Yapay Sinir Aglar

Bu ?al smada, Yapay sinir aglar , FPGA, VHDL ile ilgili bilgiler verilmis ve yapay sinir aglar n n FPGA'ya uygulanmas n n otomatiklestirilmesi, bu islem i?in uzman gereksiniminin azalt lmas ve uygulama s?recinin k salt lmas amac yla, YSA'lar i?in otomatik veri yolu tasar m yapabilen ara? [Yapay Sinir Aglar n n VHDL Kodunu Olusturucu - Artificial Neural Network GENerator (ANNGEN)] a? klanm st r. Bu kapsamda ?ncelikle ANNGEN taraf ndan kullan lan ve yapay sinir h?crelerinden olusan ?rnek bir yapay sinir h?cresi k?t?phanesi olusturulmustur. stenildiginde yeni h?creler eklenebilme ?zelligine sahip k?t?phanede h?lihaz rda ANNGEN taraf ndan otomatik olarak tan nabilen alt degisik sinir h?cresi bulunmaktad r. ANNGEN girdi olarak olusturulmak istenen yapay sinir ag n n metin tabanl tan mlamas n , sinir h?cresi k?t?phanesini ve sablon dosyas n kullanarak, FPGA yongalar na uygulanabilecek formatta tasarlanmak istenen YSA i?in bir say sal tasar m yapar ve VHDL [Very High Speed Integrated Circuit HDL (?ok H zl Entegre Devre Donan m Tan mlama Dili)] kodunu ?retir.